机译:6.25 GHz,1 MV输入分辨率辅助电路辅助比较器65 nm CMOS工艺
机译:11位100 - MS / S流水线ADC在65-NM CMOS中重用PVT稳定的动态比较器
机译:基于52 Gb / s ADC的PAM-4接收器,具有比较器辅助的2位/级SAR ADC和部分展开的65nm CMOS DFE
机译:磁滞电压对65nm CMOS高速比较器中单事件瞬变的影响
机译:采用65nm CMOS技术的基于时间的低功耗,低失调5位1 Gs / S闪存ADC设计
机译:0.18 µm CMOS工艺中的高速,低偏移动态锁存比较器的设计
机译:56 Gbps 4-Tap PAM-4直接判定反馈均衡器,其中负电容采用65-NM CMO中的动态CML比较器